AM3352BZCZA100
คุณสมบัติ
Sitara™ ARM® Cortex® สูงสุด 1-GHz
-A8 โปรเซสเซอร์ RISC 32 บิต
– ตัวประมวลผลร่วม NEON™ SIMD
– คำสั่ง L1 ขนาด 32KB และแคชข้อมูลขนาด 32KB พร้อมข้อผิดพลาดเดียว
การตรวจจับ
– แคช L2 ขนาด 256KB พร้อมรหัสแก้ไขข้อผิดพลาด (ECC)
– 176KB ของ ROM สำหรับบูตบนชิป
– แรมเฉพาะ 64KB
– การจำลองและดีบัก - JTAG
– Interrupt Controller (มากถึง 128 คำขอขัดจังหวะ)
หน่วยความจำบนชิป (RAM L3 ที่ใช้ร่วมกัน)
– 64KB ของ General-Purpose On-Chip Memory Controller (OCMC) RAM
- เข้าถึงได้สำหรับอาจารย์ทุกคน
– รองรับการเก็บรักษาสำหรับการปลุกอย่างรวดเร็ว
อินเทอร์เฟซหน่วยความจำภายนอก (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
ผู้ควบคุม
– mDDR: นาฬิกา 200-MHz (อัตราข้อมูล 400-MHz)
– DDR2: นาฬิกา 266-MHz (อัตราข้อมูล 532-MHz)
– DDR3: นาฬิกา 400-MHz (อัตราข้อมูล 800-MHz)
– DDR3L: นาฬิกา 400-MHz (อัตราข้อมูล 800-MHz)
– บัสข้อมูล 16 บิต
– พื้นที่แอดเดรสทั้งหมด 1GB
– รองรับการกำหนดค่าอุปกรณ์หน่วยความจำหนึ่ง x16 หรือสอง x8
– ตัวควบคุมหน่วยความจำเอนกประสงค์ (GPMC)
– อินเทอร์เฟซหน่วยความจำอะซิงโครนัส 8 บิตและ 16 บิตที่ยืดหยุ่นพร้อมชิปให้เลือกมากถึงเจ็ดชิป (NAND, NOR, Muxed-NOR, SRAM)
– ใช้รหัส BCH เพื่อรองรับ 4-, 8- หรือ 16-Bit ECC
– ใช้ Hamming Code เพื่อรองรับ 1-Bit ECC
– โมดูลระบุตำแหน่งข้อผิดพลาด (ELM)
– ใช้ร่วมกับ GPMC เพื่อค้นหาที่อยู่ของข้อผิดพลาดข้อมูลจาก Syndrome Polynomials ที่สร้างขึ้นโดยใช้อัลกอริทึม BCH
– รองรับ 4-, 8- และ 16-Bit ต่อ 512-Byte Block Error Location ตามอัลกอริทึม BCH
ระบบย่อยหน่วยตามเวลาจริงที่ตั้งโปรแกรมได้และระบบย่อยการสื่อสารอุตสาหกรรม (PRU-ICSS)
– รองรับโปรโตคอลเช่น EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ และอื่นๆ
– หน่วยเรียลไทม์ที่ตั้งโปรแกรมได้สองหน่วย (PRU)
– 32-Bit Load/Store RISC Processor สามารถทำงานที่ 200 MHz
– RAM คำสั่ง 8KB พร้อมการตรวจจับข้อผิดพลาดเดียว (พาริตี)
– 8KB ของ Data RAM พร้อมการตรวจจับข้อผิดพลาดเดียว (พาริตี)
– ตัวคูณ 32 บิตรอบเดียวพร้อมตัวสะสม 64 บิต
– โมดูล GPIO ที่ปรับปรุงใหม่ให้การสนับสนุน ShiftIn/Out และสลักแบบขนานบนสัญญาณภายนอก
– 12KB ของ RAM ที่ใช้ร่วมกันพร้อมการตรวจจับข้อผิดพลาดเดียว (พาริตี)
– ธนาคารลงทะเบียน 120 ไบต์สามแห่งสามารถเข้าถึงได้โดยแต่ละ PRU
– Interrupt Controller (INTC) สำหรับจัดการเหตุการณ์อินพุตของระบบ
– Local Interconnect Bus สำหรับเชื่อมต่อมาสเตอร์ภายในและภายนอกกับทรัพยากรภายใน PRU-ICSS
– อุปกรณ์ต่อพ่วงภายใน PRU-ICSS:
– พอร์ต UART หนึ่งพอร์ตพร้อมพินควบคุมการไหล
รองรับสูงสุด 12 Mbps
– โมดูลการจับภาพขั้นสูง (eCAP) หนึ่งโมดูล
– พอร์ต MII Ethernet สองพอร์ตที่รองรับอุตสาหกรรม
อีเทอร์เน็ต เช่น EtherCAT
– หนึ่งพอร์ต MDIO
โมดูลการจัดการพลังงาน รีเซ็ต และนาฬิกา (PRCM)
– ควบคุมการเข้าและออกจากโหมด Stand-By และ Deep-Sleep
– รับผิดชอบการจัดลำดับการนอนหลับ การจัดลำดับการปิดสวิตช์โดเมนพลังงาน การจัดลำดับการปลุก และการจัดลำดับการเปิดสวิตช์โดเมนพลังงาน
- นาฬิกา
– รวมความถี่สูง 15 ถึง 35 เมกะเฮิรตซ์
ออสซิลเลเตอร์ใช้สร้างนาฬิกาอ้างอิงสำหรับนาฬิการะบบและอุปกรณ์ต่อพ่วงต่างๆ
- รองรับการเปิดและปิดนาฬิกาส่วนบุคคล
การควบคุมสำหรับระบบย่อยและอุปกรณ์ต่อพ่วง
อำนวยความสะดวกในการลดการใช้พลังงาน
– ห้า ADPLLs เพื่อสร้างนาฬิการะบบ
(ระบบย่อย MPU, อินเทอร์เฟซ DDR, USB และอุปกรณ์ต่อพ่วง [MMC และ SD, UART, SPI, I2C],L3, L4, อีเธอร์เน็ต, GFX [SGX530], นาฬิกาพิกเซล LCD)
