R5F100GEAFB#10
คุณสมบัติ
เทคโนโลยีการใช้พลังงานต่ำเป็นพิเศษ
VDD = แรงดันไฟฟ้าของแหล่งจ่ายไฟเดี่ยว 1.6 ถึง 5.5 V
โหมดหยุด
โหมดหยุด
โหมดเลื่อน
แกนซีพียู RL78
สถาปัตยกรรม CISC พร้อมไปป์ไลน์ 3 ขั้นตอน
เวลาดำเนินการคำสั่งขั้นต่ำ: สามารถเปลี่ยนแปลงได้
จากความเร็วสูง (การทำงาน 0.03125 μs: @ 32 MHz
ด้วยออสซิลเลเตอร์บนชิปความเร็วสูง) ถึงความเร็วต่ำพิเศษ
(30.5 μs: @ 32.768 kHz ทำงานด้วยระบบย่อย
นาฬิกา)
พื้นที่ที่อยู่: 1 MB
การลงทะเบียนวัตถุประสงค์ทั่วไป: (การลงทะเบียน 8 บิต × 8) × 4
ธนาคาร
RAM บนชิป: 2 ถึง 32 KB
รหัสหน่วยความจำแฟลช
รหัสหน่วยความจำแฟลช: 16 ถึง 512 KB
ขนาดบล็อก: 1 KB
ห้ามลบบล็อกและเขียนซ้ำ (ความปลอดภัย
การทำงาน)
ฟังก์ชันดีบักบนชิป
การตั้งโปรแกรมเอง (พร้อมฟังก์ชั่น boot swap/ตัวป้องกันแฟลช
ฟังก์ชั่นหน้าต่าง)
หน่วยความจำแฟลชข้อมูล
หน่วยความจำแฟลชข้อมูล: 4 KB ถึง 8 KB
การทำงานเบื้องหลัง (BGO): คำแนะนำสามารถเป็นได้
ดำเนินการจากหน่วยความจำของโปรแกรมในขณะที่เขียนใหม่
หน่วยความจำแฟลชข้อมูล
จำนวนการเขียนซ้ำ: 1,000,000 ครั้ง (TYP.)
แรงดันไฟฟ้าของการเขียนซ้ำ: VDD = 1.8 ถึง 5.5 V
ออสซิลเลเตอร์บนชิปความเร็วสูง
เลือกจาก 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 เมกะเฮิรตซ์ 4 เมกะเฮิรตซ์ 3 เมกะเฮิรตซ์ 2 เมกะเฮิรตซ์ และ 1 เมกะเฮิรตซ์
ความแม่นยำสูง: +/- 1.0 % (VDD = 1.8 ถึง 5.5 V, TA = -20
ถึง +85°C)
อุณหภูมิแวดล้อมในการทำงาน
TA = -40 ถึง +85°C (A: การใช้งานสำหรับผู้บริโภค, D:
งาน อุตสาหกรรม )
TA = -40 ถึง +105°C (G: การใช้งานในอุตสาหกรรม)
การจัดการพลังงานและฟังก์ชั่นรีเซ็ต
วงจรรีเซ็ตการเปิดเครื่อง (POR) บนชิป
ตัวตรวจจับแรงดันไฟฟ้าบนชิป (LVD) (เลือกการขัดจังหวะและ
รีเซ็ตจาก 14 ระดับ)
ตัวควบคุม DMA (Direct Memory Access) · 2/4 แชนเนล · จำนวนนาฬิการะหว่างการถ่ายโอนระหว่าง 8/16-บิต SFR และ RAM ภายใน: 2 นาฬิกา ตัวคูณและตัวแบ่ง/ตัวคูณสะสม · 16 บิต × 16 บิต = 32 บิต (ไม่ได้ลงนามหรือ ลงนาม) · 32 บิต ÷ 32 บิต = 32 บิต (ไม่ได้ลงนาม) · 16 บิต × 16 บิต + 32 บิต = 32 บิต (ไม่ได้ลงนามหรือลงนาม) อินเทอร์เฟซแบบอนุกรม · CSI: 2 ถึง 8 ช่อง · UART/UART (รองรับ LIN-bus) : 2 ถึง 4 แชนเนล · การสื่อสาร I2C/Simplified I2C: 3 ถึง 10 แชนเนล ตัวจับเวลา · ตัวจับเวลา 16 บิต: 8 ถึง 16 แชนเนล · ตัวจับเวลาช่วงเวลา 12 บิต: 1 แชนเนล · นาฬิกาเรียลไทม์: 1 แชนเนล (ปฏิทินสำหรับ 99 ปี, ฟังก์ชันปลุก และฟังก์ชันแก้ไขนาฬิกา) · ตัวจับเวลา Watchdog: 1 ช่อง (ใช้งานได้กับออสซิลเลเตอร์บนชิปความเร็วต่ำโดยเฉพาะ) ตัวแปลง A/D · ตัวแปลง A/D ความละเอียด 8/10 บิต (VDD = 1.6 ถึง 5.5 V) อินพุตแบบอะนาล็อก: 6 ถึง 26 ช่อง · แรงดันอ้างอิงภายใน (1.45 V) และเซ็นเซอร์อุณหภูมิ หมายเหตุ 1 พอร์ต I/O · พอร์ต I/O: 16 ถึง 120 (N-ch เปิดเดรน I/O [ทนต่อแรงดัน 6 V]: 0 ถึง 4, N-ch openเดรน I/O [VDD ทนแรงดันหมายเหตุ 2/EVDD ทนแรงดันหมายเหตุ 3]: 5 ถึง 25) · สามารถตั้งค่าเป็น N-ch เปิดเดรน, บัฟเฟอร์อินพุต TTL และตัวต้านทานแบบดึงขึ้นบนชิป · อินเทอร์เฟซที่เป็นไปได้ที่แตกต่างกัน : สามารถเชื่อมต่อกับอุปกรณ์ 1.8/2.5/3 V · ฟังก์ชันอินเตอร์รัปต์คีย์บนชิป · เอาต์พุตนาฬิกาบนชิป/ตัวควบคุมเอาต์พุตออดสัญญาณ อื่นๆ · วงจรแก้ไข BCD บนชิป (ไบนารีโค้ดทศนิยม) หมายเหตุ 1. สามารถเลือกได้เท่านั้น ในโหมด HS (หลักความเร็วสูง) 2. ผลิตภัณฑ์ที่มี 20 ถึง 52 พิน 3. ผลิตภัณฑ์ที่มี 64 ถึง 128 พิน
